

# PATENT ABSTRACTS OF JAPAN

(11) Publication number: 07273197 A

(43) Date of publication of application: 20.10.95

(51) Int. CI

H01L 21/768 H01L 21/28

(21) Application number: 06065188

(71) Applicant:

MITSUBISHI ELECTRIC CORP

(22) Date of filing: 01.04.94

(72) Inventor:

**OKADA KATSUYA** 


# (54) SEMICONDUCTOR DEVICE AND ITS **FABRICATION**

(57) Abstract:

PURPOSE: To obtain a structure of semiconductor device in which high speed operation is not impeded by employing a low resistance local wiring.

CONSTITUTION: Titanium silicide 11 is deposited on adjacent impurity diffusion layers 6, 7. A local wiring for interconnecting the impurity layers 6, 7 directly through the titanium silicide 11 has double layer structure of upper titanium nitride layer 12a and lower nonreactive titanium nitride layer 12b having low resistance.

COPYRIGHT: (C)1995,JPO



(19)日本国特許庁 (JP)

# (12)公開特許公報 (A)

庁内整理番号

(11)特許出願公開番号

# 特開平7-273197

(43)公開日 平成7年(1995)10月20日

(51) Int. C1. 6

識別記号

FΙ

技術表示箇所

H01L 21/768

21/28

301 T

H01L 21/90

В

審査請求 未請求 請求項の数2 OL (全5頁)

(21)出願番号

特願平6-65188

(22)出願日

平成6年(1994)4月1日

(71)出願人 000006013.

三菱電機株式会社

東京都千代田区丸の内二丁目2番3号

(72)発明者 岡田 克也

伊丹市瑞原4丁目1番地 三菱電機株式会

社ユー・エル・エス・アイ開発研究所内


(74)代理人 弁理士 高田 守

### (54) 【発明の名称】半導体装置及びその製造方法

# (57)【要約】

【目的】 低抵抗な局所配線を行うことによって、高速 化が阻害されない半導体装置の構成を得る。

【構成】 隣接する不純物拡散層 6 、7上にチタンシリサイド膜 1 1 が形成され、このチタンシリサイド膜 1 1 を介して直接的に不純物拡散層 6 、7間を接続する局所配線は、下層の低抵抗の未反応チタン膜 1 2 b と上層の窒化チタン膜 1 2 a の 2 層構造を有するものである。



1: 半導体基板 6,7: 不純物拡散層 11: チタンシリサイド膜 12:局所配線 12a:窒化チタン膜 12b:未反応チタン膜

13 チタン膜

10

30

40

1

#### 【特許請求の範囲】

【請求項1】 半導体基板と、この基板上に形成された不純物拡散層と、この不純物拡散層と高融点金属シリサイド膜を介して電気的に接続される配線とを備え、この配線が高融点金属膜と、この高融点金属膜上に形成された高融点金属窒化膜との2層構造を有することを特徴とする半導体装置。

【請求項2】 半導体基板上に不純物拡散層を形成する工程と、上記基板上に高融点金属膜を100nm以上堆積する工程と、窒化雰囲気で熱処理し、上記高融点金属膜の表面に高融点金属窒化膜を形成するとともに、この高融点金属膜と上記不純物拡散層が接する面に高融点金属シリサイド膜を形成する工程と、上記高融点金属膜と上記高融点金属窒化膜とを配線パターンとする工程とを備えた半導体装置の製造方法。

#### 【発明の詳細な説明】

#### [0001]

【産業上の利用分野】本発明はサリサイド技術により形成された配線を有する半導体装置及びその製造方法に関するものである。

#### [0002]

【従来の技術】MOSトランジスタの微細化に伴い、トランジスタを構成するソース・ドレインである不純物拡散層の抵抗上昇に寄因した遅延が生じる。この問題を解決するために、サリサイドMOSトランジスタが開発されている。サリサイドトランジスタとはゲートポリシリコン上とソース・ドレインの不純物拡散層上にのみ自己整合的に高融点金属シリサイド膜を形成し、抵抗の低減を図ったトランジスタのことである。

【0003】また、上記説明したサリサイドトランジスタにおいては、ゲートポリシリコン上及び不純物拡散層上に高融点金属シリサイド膜を形成する際に、同時に形成される高融点金属窒化膜をゲート電極と不純物拡散層とを接続する局所配線、又は隣接する素子の不純物拡散層を接続する局所配線、又は不純物拡散層の引き出し電極配線に利用している。このような配線はゲート電極又は不純物拡散層に直接的に接続されるため、接続孔を形成する必要が無いので、パターンレイアウトの高集積化が図れる。

【0004】図4は上記説明したようなMOSトランジスタを有する半導体装置の構造を示す一部断面図である。図において、1はP'型半導体のシリコンからなる半導体基板、2はこの半導体基板1上に形成された厚さ約2 $\mu$ mのP型エピタキシャル層、3はこのP型エピタキシャル層2中に形成された厚さ約1.5 $\mu$ mのP型ウェル、4はP型エピタキシャル層2中で、P型ウェル3と隣接して形成された厚さ約1.5 $\mu$ mのN型ウェル、5はP型ウェル3及びN型ウェル4上に形成された厚さ約500mの酸化膜からなる素子分離酸化膜である。

【0005】6はソース・ドレインとなるP型ウェル3上に形成された厚さ約0.2 $\mu$ mのN型の不純物拡散層、7はソース・ドレインとなるN型ウェル4上に形成された厚さ約0.2 $\mu$ mのP型の不純物拡散層、8は隣接した不純物拡散層6、7間に挟持された領域上に形成された例えば厚さ約10nmのSiO,等の酸化物からなるゲート酸化膜、9aはこのゲート酸化膜8上に形成された例えば約200nmのリンドープドボリシリコンからなるゲート電極、9bは先端部がゲート電極(図示せず)となるゲート電極9aの側壁に形成された例えば厚さ約200nmのSiO,等の酸化物からなる側壁酸化膜であって、ゲート電極9aと不純物拡散層6、7を電気的に絶縁するためのものである。

【0006】また、11は不純物拡散層6、7及びゲート電極9a及びゲート電極配線9b上に形成された厚さ約80nmのチタンシリサイド膜であって、高融点金属膜である例えばチタン膜をシリサイド化した高融点金属シリサイド膜である。12は隣接した不純物拡散層6、7をチタンシリサイド膜11を介して電気的に接続するための局所配線で、高融点金属であるチタン膜を窒化した高融点窒化膜である厚さ約20nmの窒化チタン膜からなる。なお、局所配線12は、同時にゲート電極配線9bとも接続される。

【0007】このように構成された半導体装置においては、不純物拡散層6と不純物拡散層7とを電気的に接続するための局所配線12が、接続孔を形成することなく、チタンシリサイド膜11を介して直接接続されるので、パターンレイアウトの高集積化が図れる。

【0008】次に、上記のように構成された半導体装置の製造方法について、図5~図7に基づいて説明する。図5~図7はこの半導体装置の一製造工程を示す製造工程図である。まず、半導体基板1上にCVD法によりまでよってN型ウェル4となる領域が開口部となるレジストパターンを形成し、エピタキシャル層2中にイオン注入はによりリンイオンを注入する。レジスト除去後、同様にア型ウェル3となる領域が開口部となるレジストパターンを形成し、エピタキシャル層2中にイオン注入によりボロンイオンを注入し、レジストを除去する。その後、1000℃以上でアニールを行い、イオンを拡散することによってP型ウェル3及びN型ウェル4を形成する。

【0009】次に、素子分離酸化膜5をLOCOS酸化 (局所酸化法)により形成する。この素子分離酸化膜5 により、素子領域は分離される。続いて、半導体基板1 を酸化しゲート酸化膜8を形成した後、CVD法により リンドープドポリシリコン膜を堆積し、ゲート電極9a 及びゲート電極配線9bとなる部分のみ残るようにレジ 30 ストパターンを形成し、異方性エッチングを行うことに 10

20

3

よりゲート電極9a及びゲート電極配線9bが形成される。次に、N型の不純物拡散層6となる部分が開口部となるようなレジストパターンをリソグラフィー技術により形成し、イオン注入法によって、リンイオンを注入し、N型の不純物拡散層6を形成する。同様に、ボロンイオンを注入し、P型の不純物拡散層7を形成する。

【0010】その後、半導体基板1全面に、CVD法によりSiO,等の酸化物を堆積し、異方性エッチングを行うと、ゲート電極9a及びゲート電極配線9bの側壁に酸化膜が残存し、側壁酸化膜10が形成され、図5に示されるようなMOSトランジスタ素子が形成されることとなる。

【0011】次に、図6に示されるように、半導体基板 1全面に厚さ約50nmのチタン膜13をスパッタ法に て堆積した後、500~750℃のN.ガス雰囲気中で 約30秒間アニールする。このとき、図7に示されるように上記チタン膜13の表面層は窒化され、窒化チタン膜14となり、同時に不純物拡散層6、7及びゲート電極9a及びゲート電極配線9bとチタン膜13との界の はおいては、不純物拡散層6、7及びゲート電極9a及びゲート電極配線9bとチタングゲート電極9a及びゲート電極配線9bを構成するポリシリーコンと反応して、シリサイド反応が生じチタンシリイド膜11となる。次に、リソグラフィー技術によりサイド限11となる部分が覆われるレジストパターンを形成 12となる部分が覆われるレジストパターと、局所配 銀12となる部分でであるような半導体装置が形成されることとなる。

## [0012]

【発明が解決しようとする課題】上記説明したように形成された半導体装置においては、不純物拡散層 6、7上 30のチタンシリサイド膜 11を形成する際に、同時に形成される窒化チタン膜 14を局所配線 12として用いていた。しかしながら、このようにして形成された窒化チタン膜 14は比抵抗が数百 $\mu$ 0cmと非常に高いので、局所配線 12の抵抗が高くなるという問題があった。

【0013】また、チタン膜13を窒化する際には、同時にチタン膜13の下層において、不純物拡散層6、7のシリコンを消費しながらシリサイド反応が生じる。従って、局所配線12の抵抗を下げるため、窒化チタン膜14を厚く形成しようとすると、不純物拡散層6、7中のシリコンが多量に消費されることになり、接合耐圧が低下したり、電流リークを生ずることとなるので、窒化チタン膜14の膜厚は自ずと制限されることとなる。従チタン膜14の膜厚は自ずと制限されることとなる。従行を下げることができないため、デバイスの高速化が妨げられるという課題が生じていた。

【0014】本発明は係る課題を解決するためなされた もので、低抵抗の局所配線を有する半導体装置を得ると ともに、その製造方法を提供することを目的とする。

[0015]

【課題を解決するための手段】本発明の半導体装置は、 半導体基板と、この基板上に形成された不純物拡散層 と、この不純物拡散層と高融点金属シリサイド膜を介し て電気的に接続される配線とを備え、この配線が高融点 金属膜と、この高融点金属膜上に形成された高融点金属 窒化膜との2層構造を有することを特徴とするものであ る。

【0016】また、本発明の半導体装置の製造方法においては、半導体基板上に不純物拡散層を形成する工程と、上記基板上に高融点金属膜を100nm以上堆積する工程と、窒化雰囲気で熱処理し、上記高融点金属膜の表面に高融点金属窒化膜を形成するとともに、この高融点金属膜と上記不純物拡散層が接する面に高融点金属シリサイド膜を形成する工程と、上記高融点金属膜と上記高融点金属窒化膜とを配線パターンとする工程とを備えたものである。

#### [0017]

【作用】このように構成された半導体装置において、不 純物拡散層上に形成された高融点金属シリサイド膜を介 して不純物拡散層と電気的に接続される配線は、低抵抗 な高融点金属膜とその高融点金属窒化膜との2層構造と なるので、配線は低抵抗なものとなる。

【0018】また、この発明の半導体装置の製造方法においては、高融点金属膜を100nm以上堆積しこの高融点金属膜を窒化雰囲気で熱処理することによって、高融点金属窒化膜と高融点金属シリサイド膜とを形成し、この高融点金属窒化膜と高融点金属シリサイド膜間に未反応のまま残存した高融点金属膜および上記高融点金属窒化膜とを配線に用いる。

## 30 [0019]

### 【実施例】

実施例1. 図1は本発明の一実施例における半導体装置の構造を示す一部断面図である。図において、1~11までは従来のものと全く同一のものであって、12は隣接した不純物拡散層6、7間をチタンシリサイド膜11を介して電気的に接続する局所配線で、12aは高融点金属である例えばチタン膜が窒化された高融点金属窒化膜である厚さ約20nmの窒化チタン膜、12bはこの窒化チタン膜12a下に上記高融点金属であるチタン膜が未反応のまま残存した厚さ約50nmの未反応チタン膜であって、上層の窒化チタン膜12aと下層の未反応チタン膜12bとで局所配線12は構成されている。

【0020】このように構成された半導体装置においても、従来のものと同様に、不純物拡散層6と不純物拡散層7とを電気的に接続するための局所配線12が、接続孔を形成することなく、チタンシリサイド膜11を介して直接接続されるので、パターンレイアウトの高集積化が図れる。

【0021】また、この実施例における局所配線12 50 は、比抵抗が約60μΩcmと小さい未反応チタン膜1 20

5

2 bと窒化チタン膜 1 2 a との二層構造となっているので、従来の窒化チタン膜 1 2 a の一層構造の局所配線 1 2 と比較すると抵抗は小さくでき、デバイスの高速化を図ることができる。

【0022】また、上記のように構成された半導体装置 の製造方法について、図2、図3及び図5に基づいて説 明する。図2及び図3はこの実施例の半導体装置の製造 方法における一工程を示す一部断面図である。まず、図 5に示されるように、従来の半導体装置で説明したもの と全く同一の方法にて、MOSトランジスタ素子を形成 する。次に、図2に示されるように、半導体基板1全面 にスパッタ法等により、約100nm以上の厚さのチタ ン膜13を堆積した後、窒化ガスである窒素ガス雰囲気 中にて、500~750℃の範囲内で約30秒間熱処理 を行う。このとき、図3に示されるように、このチタン 膜13の表面層は窒化され、約20nmの窒化チタン膜 14が形成される。同時に不純物拡散層6、7及びゲー ト電極9a及びゲート電極配線9bとチタン膜13との 界面においてはシリサイド反応が進み、約80nmのチ タンシリサイド膜11が形成されることとなる。また、 この熱処理においては上記窒化チタン膜14下には、約 50 nmのチタン膜13が未反応のまま残っている。

【0023】その後、リソグラフィー技術により局所配線12となる部分のみを覆うレジストパターンを形成した後、C1,/BC1,混合ガスによるプラズマドライエッチにより窒化チタン膜14及び未反応なチタン膜13の大半を除去し、さらにH,O,水溶液により除去した後、レジストパターンを除去し、局所配線12のパターンに形成された窒化チタン膜12aと未反応チタン膜12bが得られ、図1に示されるような局所配線12が完30成する。

【0024】この発明におけるチタン膜13の熱処理条件においては、チタン膜13を全て窒化チタン膜14に反応させる熱処理条件より、熱処理温度を下げたり、熱処理時間を短くすることによって、この熱処理により窒化チタン膜14下に未反応なままチタン膜13が残存するように行われることとなる。

【0025】また、上記説明した半導体装置の製造方法においては熱処理条件を変えずとも、チタン膜13をさらに厚く堆積することによって、未反応のまま残存する未反応チタン膜12bの膜厚を大きくすることができるので、不純物拡散層6、7とチタン膜13との界面におけるシリサイド反応を進めることがないので、従来例で示したように接合耐圧の低下、電流リーク等の問題が生じることなく、さらに低抵抗な局所配線12を形成でき

る。

【0026】さらに、上記説明した製造方法においては、従来の製造方法に比べて工程数を増やすことなく、 低抵抗な局所配線12を形成することができる。

6

【0027】また、この実施例においては、高融点金属としてチタン膜についてのみ説明したが、他の高融点金属膜についても同様の効果が得られることは言うまでもない。

[0028]

【発明の効果】本発明の半導体装置においては、不純物 拡散層とこの不純物拡散層上に形成された高融点金属シ リサイド膜を介して電気的に接続される配線が、低抵抗 な高融点金属膜と高融点金属窒化膜との二層構造となる ので、低抵抗な配線が実現できるため、高速化が図れる という効果を有する。

【0029】また、本発明の半導体装置の製造方法においては、高融点金属膜を100nm以上堆積し、窒化雰囲気で熱処理することにより高融点金属シリサイド膜を形成し、この熱処理時に形成される高融点金属窒化膜と、未反応なまま残存する高融点金属膜とを配線として用いることによって、従来の製造工程を変えることなく、低抵抗な配線を形成できるという効果を有する。

【図面の簡単な説明】

【図1】本発明の一実施例である半導体装置の構成を示す一部断面図である。

【図2】本発明の一実施例である半導体装置の製造方法の一工程を示す断面図である。

【図3】本発明の一実施例である半導体装置の製造方法の一工程を示す断面図である。

0 【図4】従来の半導体装置の構成を示す一部断面図である。

【図 5 】従来の半導体装置の製造方法の一工程を示す断面図である。

【図6】従来の半導体装置の製造方法の一工程を示す断面図である。

【図7】従来の半導体装置の製造方法の一工程を示す断面図である。

【符号の説明】

- 1 半導体基板
- 40 6、7 不純物拡散層
  - 11 チタンシリサイド膜
  - 12 局所配線
  - 12a 窒化チタン膜
  - 12b 未反応チタン膜
  - 13 チタン膜

